# **DISPLAY PANEL DRIVE CIRCUIT**

Patent number:

JP2003066903

**Publication date:** 

2003-03-05

Inventor:

YAMAHA YOSHIRO; TAKEHARA SATOSHI

Applicant:

ASAHI CHEMICAL MICRO SYST

Classification:

- international:

G09G3/20; G09G3/30; H05B33/14; G09G3/20;

G09G3/30; H05B33/14; (IPC1-7): G09G3/30; G09G3/20;

H05B33/14


- european:

Application number: JP20010251431 20010822 Priority number(s): JP20010251431 20010822

Report a data error here

# Abstract of JP2003066903

PROBLEM TO BE SOLVED: To reduce variation of current which occurs at a current mirror, and to eliminate variation in reference current between a plurality of IC chips. SOLUTION: Switching circuits SW1 and SW2 are switched over for time-division control. Thus, the variation quantity between a current source lorg which realizes original current of current mirror and currents Iref1 and Iref2 decreases, while the current Iref1 and the current Iref2 supplied to a plurality of IC chips are equal to each other. By switching over the relationship between a plurality of IC chips and a plurality of drive current sources at a prescribed cycle, the current variation occurring at the current mirror is reduced. Since the variation in reference current between a plurality of IC chips is eliminated, a regular emission luminosity is provided on a display panel.



Data supplied from the esp@cenet database - Worldwide

0000 /04 /02

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2003-66903 (P2003-66903A)

(43)公開日 平成15年3月5日(2003.3.5)

(51) Int.Cl.7		識別記号	FΙ			テーマコート*(参考)
G09G 3	3/30		G 0 9 G	3/30		J 3K007
3	3/20	6 1 1		3/20	6111	H 5C080
		6 2 3			6231	R
		6 4 2			6420	C
H05B 33/14			H05B	H 0 5 B 33/14 A		
			審查請才	<b>未請求</b>	請求項の数4	OL (全 10 頁)
(21)出願番号		特顧2001-251431(P2001-2514	(71)出廣人	5940211	175	
				旭化成`	マイクロシステム株式会社	
(22)出顧日		平成13年8月22日(2001.8.22)		東京都深	新宿区西新宿三门	「目7番1号
			(72)発明者	1 区山 1	護郎	
				神奈川	具厚木市岡田305	0番地 旭化成マイ
				クロシ	ステム株式会社内	4
			(72)発明者	<b>竹原</b>	<b>*</b>	
				神奈川。	具厚木市岡田305	0番地 旭化成マイ
				クロシ	ステム株式会社内	4
			(74)代理人	1000669	980	
				弁理士	森哲也(夕	12名)
						100 Ali

# 最終頁に続く


# (54) 【発明の名称】 ディスプレイパネル駆動回路

# (57)【要約】

【課題】 カレントミラーで発生する電流ばらつきを小さくし、また複数の I Cチップ間での基準電流のばらつきをなくす。

【解決手段】 スイッチング回路 SW 1、SW 2を切り替えて時分割制御を行う。これにより、カレントミラーの元電流を実現する電流源  $I_{\rm org}$ と電流  $I_{\rm refl}$ 、  $I_{\rm refl}$  とのばらつきの量が減少し、さらに複数の I C チップに与える電流  $I_{\rm refl}$  と電流  $I_{\rm refl}$  とである。

【効果】 複数のICチップと複数の駆動電流供給源との対応関係を所定周期で切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができる。また複数のICチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られる。



# 【特許請求の範囲】

【請求項1】 複数のICチップに電流を供給し、この供給された電流によって前記複数のICチップから出力される駆動出力によってディスプレイパネルを駆動するディスプレイパネル駆動回路であって、前記複数のICチップそれぞれに対応して設けられ対応するICチップに駆動電流を出力する駆動電流供給手段と、前記ICチップと前記駆動電流供給手段との対応関係を所定周期で切り替えるスイッチング手段とを含むことを特徴とするディスプレイパネル駆動回路。

【請求項2】 前記駆動電流供給手段に共通に設けられた基準電流源を更に含み、前記基準電流源と前記駆動電流供給手段とによって電流ミラー回路が構成されることを特徴とする請求項1記載のディスプレイパネル駆動回路。

【請求項3】 前記複数のICチップは3以上のICチップを含み、前記駆動電流供給源と前記ICチップとの対応関係が所定周期でローテーションされて切り替わることを特徴とする請求項1又は2記載のディスプレイパネル駆動回路。

【請求項4】 前記ディスプレイパネルは、前記ICチップから出力される駆動出力によってそれぞれ駆動される複数のエレクトロルミネッセンス素子によって構成されていることを特徴とする請求項1乃至3のいずれか1項に記載のディスプレイパネル駆動回路。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はディスプレイパネル 駆動回路に関し、特に有機エレクトロルミネセンス素子 等の自発光素子からなるディスプレイパネルを用いたディスプレイ装置の駆動回路に関する

[0002]

【従来の技術】薄型で低消費電力なディスプレイ装置を実現するための自発光素子として、有機エレクトロルミネッセンス(以下、ELと称する)素子が知られている。図5は、かかるEL素子の概略構成を示す図である。同図に示されているように、EL素子は、透明電極101が形成されたガラス板等からなる透明基板100上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも1層の有機機能層102、及び金属電極103が積層されたものである。

【0003】図6は、かかるEL素子の特性を電気的に示す等価回路である。同図に示されるように、EL素子は、容量成分Cと、該容量成分に並列に結合するダイオード特性の成分Eとによって置き換えることができる。ここで、透明電極101の陽極にプラス、金属電極103の陰極にマイナスの電圧を加えて透明電極及び金属電極間に直流を印加すると、容量成分Cに電荷が蓄積される。この際、EL素子固有の障壁電圧または発光関値電圧を越えると、電極(ダイオード成分Eの陽極側)から

発光層を担う有機機能層に電流が流れ始め、この電流に 比例した強度で有機機能層102が発光する。

【0004】図7は、複数の上記EL素子をマトリクス状に配列してなるELディスプレイパネルを用いて画像表示を行うELディスプレイ装置の概略構成を示す図である。同図において、ELディスプレイパネルとしてのELDP10には、第1表示ライン~第n表示ライン各々を担う陰極線(金属電極) $B_1$ ~ $B_n$ と、これら陰極線  $B_1$ ~ $B_n$ 各々に交叉して配列されたm個の陽極線(透明電極) $A_1$ ~ $A_n$ が形成されている。これら陰極線  $B_1$ ~ $B_n$ 及び陽極線  $A_1$ ~ $A_n$ の交差部分の各々に、上述した如き構造を有するEL素子 $E_1$ ~ $E_n$ 0.が形成されている。尚、これらEL素子 $E_1$ 0としての1画素を担うものである。

【0005】発光制御回路1は、入力された1画面分(n行、m列)の画像データを、ELDP10の各画素、すなわち上記EL素子 $E_{11}$ ~ $E_{1m}$ の各々に対応した画素データ群 $D_{11}$ ~ $D_{1m}$ に変換し、これらを図8に示されるが如く、1行分毎に順次、陽極線ドライブ回路2に供給して行く。例えば、画素データ $D_{11}$ ~ $D_{1m}$ とは、ELDP10の第1表示ラインに属するEL素子 $E_{11}$ ~E4を実施させるか否かを指定するm6のデータビットであり、夫々、論理レベル"1"である場合には"発光"、論理レベル"0"である場合に"非発光"を示す。

【0006】また、発光制御回路1は、図8に示されているように1行分毎の画素データの供給タイミングに同期して、ELDP10の第1表示ライン〜第n表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路3に供給する。陽極線ドライブ回路2は、先ず、上記画素データ群におけるm個のデータビットの内から、"発光"を指定する論理レベル"1"のデータビットを全て抽出する。次に、この抽出したデータビット各々に対応した"列"に属する陽極線を陽極線A<sub>1</sub>〜A<sub>2</sub>の内から全て選択し、この選択した陽極線のみに定電流源を接続し、所定の画素駆動電流iを供給する。

【0007】陰極線走査回路3は、上記陰極線B<sub>1</sub>~B<sub>1</sub>の内から、上記走査線選択制御信号で示される表示ラインに対応した陰極線を択一的に選択してこの陰極線をアース電位に設定すると共に、その他の陰極線の各々に所定の高電位Vccを夫々印加する。尚、かかる高電位Vccは、EL素子が所望の輝度で発光しているときの両端電圧(寄生容量Cへの充電量に基づいて決定する電圧)とほぼ同一値に設定される。

【0008】この際、上記陽極線ドライブ回路2によって上記定電流源が接続された"列"と、上記陰極線走査回路3にてアース電位に設定された表示ラインとの間には発光駆動電流が流れ、かかる表示ライン及び"列"に交叉して形成されているEL素子は、この発光駆動電流に応じて発光する。一方、上記陰極線走査回路3によっ

て高電位 V c c に設定された表示ラインと、上記定電流 源が接続された"列"との間には電流が流れ込まないの で、かかる表示ライン及び"列"に交叉して形成されて いる E L 素子は非発光のままである。

【0009】以上のような動作が、画素データ群 $D_{11}$ ~ $D_{12}$ 、 $D_{21}$ ~ $D_{22}$ 、 $\cdots$  、 $D_{11}$ ~ $D_{12}$ 8々に基づいて実施されると、ELDP10の画面上には、入力された画像データに応じた1フィールド分の発光パターン、つまり画像が表示されるのである。

#### [0010]

【発明が解決しようとする課題】ここで、近年、ディスプレイパネルの大画面化を実現するにあたり、表示ライン、つまり上記陰極線Bの本数を増加すると共に、陽極線Aの本数を増加して画面の高精細化を行う必要が生じてきた。従って、これら陽極線A及び陰極線B各々の本数の増加につれ、陽極線ドライブ回路2及び陰極線走査回路3各々の回路規模も増大するので、両者をIC化するにあたり、チップ面積の増大に伴う歩留まりの悪化が懸念される。そこで、これら陽極線ドライブ回路2及び陰極線走査回路3各々を、夫々複数のICチップで構築することが考えられた。

【0011】ところが、陽極線ドライブ回路2を複数のICチップで構築すると、製造上のばらつき等により、各ICチップ間で、上記陽極線に供給すべき発光駆動電流の電流量が異なってしまう場合がある。よって、かかる発光駆動電流の違いによりELDP10の画面上には互いに輝度の異なる領域ができてしまうという問題があった。これを解決するための技術が特開2001-42827号公報に記載されている。

【0012】図9は、同公報に記載されているELディスプレイ装置の概略構成を示す図である。同図において、ELディスプレイパネルとしてのELDP10'には、第1表示ライン~第n表示ヲイン各々を担う陰極線(金属電極) $B_{1}$ ~ $B_{n}$ と、これら陰極線 $B_{1}$ ~ $B_{n}$ 各々に交叉して配列された2m個の陽極線(透明電極) $A_{1}$ ~ $A_{2n}$ が形成されている。これら陰極線 $B_{1}$ ~ $B_{n}$ 及び陽極線 $A_{1}$ ~ $A_{2n}$ 各々の交叉部に、図5に示されているような構造を有するEL素子 $E_{1,1}$ ~ $E_{n,2n}$ 4が形成されている。尚、これらEL素子 $E_{1,1}$ ~ $E_{n,2n}$ 4を々は、ELDP10'としての1画素を担うものである。

【0013】発光制御回路1,は、図10に示されているように、上記ELDP10,の第1表示ライン〜第n表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路30に供給する。陰極線走査回路30は、上記走査線選択制御信号で示される表示ラインに対応した陰極線を上記ELDP10,の陰極線B<sub>1</sub>〜B<sub>2</sub>の内から択一的に選択してこれをアース電位に接地すると共に、その他の陰極線各々に所定の高電位Vccを夫々印加する。

【0014】また、発光制御回路1'は、入力された1

画面分(n 行、2 m列)の画像データをELDP10' の各画素、すなわち上記EL素子E」、~E。な各々に 対応した画素データD、、~D、、。に変換し、これを第 1列~第m列に属するものと、第m+1列~第2m列に 属するものとに分割する。この際、上記第1列~第m列 に属する画素データを1表示ライン毎にグループ化した 画素データD<sub>1.1</sub>~D<sub>1.n</sub>、D<sub>2.1</sub>~D<sub>2.n</sub>、D<sub>3.1</sub>~  $D_{3,n}$ 、…、及び $D_{n,1} \sim D_{n,n}$ 各々を、図10に示され ているように、第1駆動データGA<sub>m</sub>として、順次、 第1陽極線ドライブ回路21に供給する。これと同時 に、発光制御回路1'は、上記第m+1列~第2m列に 属する画素データを1表示ライン毎にグループ化した画 素データ $D_{1,n+1} \sim D_{1,2n}$ 、 $D_{2,n+1} \sim D_{2,2n}$ 、 $D_{3,n+1}$ ~D<sub>3.2</sub>、…、及びD<sub>1.21</sub>~D<sub>1.2</sub>各々を、図10に 示されているように、第2駆動データGB<sub>1</sub>として、 順次、第2陽極線ドライブ回路22に供給する。 【0015】なお、これら第1駆動データGA\_及び

【0015】なお、これら第1駆動データ $GA_{1}$ 。及び第2駆動データ $GB_{1}$ 。の各々は、図10に示されているように、上記走査線選択制御信号に同期して順次、第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22の各々に供給される。この際、上記第1駆動データ群 $GA_{1}$ 。とは、ELDP10'の各表示ラインの第1列~第m列各々に属するm個のEL素子の各々に対して、発光を実施させるか否かを指定するm個のデータビットである。また、上記第2駆動データ群 $GB_{1}$ 。とは、ELDP10'の各表示ラインの第m+1列~第2m列各々に属するm個のEL素子の各々に対して、発光を実施させるか否かを指定するm0"である。例えば、かかるデータビットが論理レベル"1"である場合には発光を実施させない。

【0016】図11は、駆動回路としての上記第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22各々の内部構成を示す図である。尚、上記第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22の各々は、互いに異なる2つの1Cチップ内に夫々構築される。同図において、第1陽極線ドライブ回路21は、基準電流制御回路RC、制御電流出力回路CO、スイッチブロックSB、並びに、m個の電流駆動源としてのトランジスタQ、~Q。及び抵抗R、~R、から構成される。

【0017】基準電流制御回路RCにおけるトランジスタ $Q_{b}$ のエミッタには抵抗 $R_{o}$ を介して所定電圧 $V_{tet}$ が接続されており、そのベース及びコレクタにはトランジスタ $Q_{a}$ のコレクタが接続されている。演算増幅器OPには所定の基準電位 $V_{tet}$ と、トランジスタ $Q_{a}$ のエミッタ電位が入力されており、その出力電位は、トランジスタ $Q_{a}$ のベースに入力される。トランジスタ $Q_{a}$ のエミッタは、抵抗 $Q_{b}$ を介してアース電位に接地されている。以上の如き構成により、トランジスタ $Q_{a}$ のコレクターエミッタ間には基準電流  $I_{tet}$  ( $=V_{tet}$ / $Q_{a}$ ) が流れる

ことになる。

加されており、更に、夫々のベースには上記トランジス タQ」のベースが接続されている。この際、上記抵抗  $R_{,}$ 、及び $R_{,}$ ~ $R_{,}$ 各々の抵抗値は同一であり、更に、 上記トランジスタQ,~Q,、Q,及びQ,の各々は、互い に同一特性を有するものである。よって、上記基準電流 制御回路RCと、トランジスタQ、~Qとは電流ミラー 回路(以下、カレントミラーと呼ぶ)を構成することに なり、トランジスタQ,~Q\_各々のエミッターコレクタ 間には、上記基準電流「脈と同一の電流値を有する発 光駆動電流iが流れ、これが出力されることになる。 【0019】スイッチブロックSBには、上記トランジ スタQ、~Q、各々から出力された発光駆動電流iを夫 々、出力端X\_~X\_の各々に導出するm個のスイッチン グ素子S,~S,が設けられている。この際、第1陽極線 ドライブ回路21のスイッチブロックSBでは、上記発 光制御回路1、から供給された第1駆動データGA。~ GA。各々の論理レベルに応じて、上記スイッチング素 子S,~S.各々が独立してオン/オフ制御される。例え ば、第1駆動データGA」が論理レベル"O"のときに は、スイッチング素子S,はオフ状態となる一方、かか る第1駆動データGA、が論理レベル"1"のときに は、オン状態となってトランジスタQ1から供給された 発光駆動電流 i を出力端X1に導出する。また、第1駆 動データGAが論理レベル"0"のときには、スイッ チング素子S」はオフ状態となる一方、論理レベル "1"である場合にはオン状態となってトランジスタQ 」から供給された発光駆動電流 i を出力端X に導出す る。このように、上記トランジスタQ,~Q.の各々から 出力された発光駆動電流iは、出力端X,~X。の各々を 介して、図9に示されているように、ELDP10'の 陽極線A、~A\_の各々に供給される。

【0018】トランジスタQ.~Q.各々のエミッタに

は、抵抗R1~Rm各々を介して画素駆動電位Vusが印

【0020】制御電流出力回路COにおけるトランジス が印加されており、そのベースには上記基準電流制御回 路RCにおけるトランジスタQ<sub>b</sub>のベースが接続されて いる。この際、上記抵抗Rの抵抗値は、基準電流制御 回路RCにおける抵抗R¸と同一であり、更に、トラン ジスタQ。は、基準電流制御回路RCにおけるトランジ スタQa及びQb各々と同一特性を有するものである。 よって、制御電流出力回路COにおけるトランジスタQ 。と、上記基準電流制御回路RCとはカレントミラーを 形成することになり、上記トランジスタQ。のエミッタ ーコレクタ間には、上記基準電流Ⅰ点と同一電流量の 電流が流れる。制御電流出力回路COは、かかる電流を 制御電流 i c とし、これを出力端 I で介して第2陽 極線ドライブ回路22の入力端Ⅰ、に供給する。つま り、第1陽極線ドライブ回路21がELDP10°の陽

極線A,~A,の各々に供給する発光駆動電流iと同一の電流が、制御電流icとして第2陽極線ドライブ回路22に供給されるのである。

【0021】第2陽極線ドライブ回路22は、駆動電流制御回路CC、スイッチブロックSB、並びに、m個の電流駆動源としてのトランジスタ $Q_1 \sim Q_n$ 及び抵抗 $R_1 \sim R_n$ から構成される。駆動電流制御回路CCにおけるトランジスタ $Q_1 c$ のコレクタ及びベースは、上記入力端 $I_{in}$ に接続されており、そのエミッタは抵抗 $R_{in}$ を介してアース電位に接地されている。よって、上記第1陽極線ドライブ回路21から出力された制御電流 $I_{in}$ を介してトランジスタ $I_{in}$ のコレクターエミッタ間に流れる。

【0022】また、駆動電流制御回路CCにおけるトランジスタQ。のエミッタには抵抗R。を介して画素駆動電位 $V_{\rm net}$ が印加されており、そのベース及びコレクタにはトランジスタQ。のコレクタが接続されている。かかるトランジスタQ。のベースは上記トランジスタQ。のコレクタ及びベースに夫々接続されており、そのエミッタは上記抵抗R。を介してアース電位に接地されている。この際、第1陽極線ドライブ回路21のトランジスタQ。と、上記トランジスタQ。、Q。、及びQ。の各々とは同一特性のトランジスタであり、更に、第1陽極線ドライブ回路21における抵抗R。と上記抵抗R。とは同一抵抗値である。よって、上記第1陽極線ドライブ回路21における抵抗R。と上記抵抗R。と力回路21における抵抗R。と上記抵抗R。とは同一抵抗値である。よって、上記第1陽極線ドライブ回路21から供給された制御電流icと同一の電流が上記トランジスタQ。のコレクターエミッタ間に流れる。

【0023】また、第2陽極線ドライブ回路22におけ るトランジスタQ、~Q、各々のエミッタには、抵抗R、 ~R.各々を介して画素駆動電位Vxが印加されてお り、更に、夫々のベースには上記トランジスタQ<sub>.</sub>のベ ースが接続されている。この際、上記抵抗R、及びR、 ~R\_各々の抵抗値は同一であり、更に、上記トランジ スタQ、~Q、Qd及びQeの各々は、互いに同一特性 を有するものである。よって、上記駆動電流制御回路C Cと、トランジスタQ,~Q,とはカレントミラーを構成 することになり、トランジスタQ,~Q.各々のエミッタ ーコレクタ間には、上記第1陽極線ドライブ回路21か ら供給された制御電流 i c と同一の電流量を有する発光 駆動電流iが流れ、これが夫々出力される。すなわち、 上記駆動電流制御回路CCにより、第2陽極線ドライブ 回路22のトランジスタQ,~Q,各々から出力される発 光駆動電流iは、第1陽極線ドライブ回路21が出力し た発光駆動電流と同一の電流量となるように調整される のである。

【0024】スイッチブロックSBには、上記トランジスタ $Q_i \sim Q_i$ 各々から出力された発光駆動電流 i を夫々、出力端 $X_i \sim X_m$ の各々に導出するm個のスイッチング素子 $S_i \sim S_m$ が設けられている。この際、第2陽極線ドライブ回路22のスイッチブロックSBでは、上記発

光制御回路1'から供給された第2駆動データGB1~GBm各々の論理レベルに応じて、上記スイッチング素子SI~Sm各々が独立してオン/オフ制御される。 【0025】例えば、第2駆動データGBが論理レベ

【0026】以上のように、上記公報に記載されている 駆動回路では、陽極線ドライブ回路内に、発光駆動電流 を発生させるための電流源(トランジスタQ,〜Q」の 他に、この発光駆動電流を、入力された制御電流に応じ た電流量に維持する駆動電流制御回路CCと、かかる発 光駆動電流自体を制御電流として出力する制御電流出力 回路COとを設ける構成としている。ここで、ディスプ レイパネルの陽極線を、夫々個別のICチップ内に構築 された複数の陽極線ドライブ回路で分担して駆動するに あたり、第1の陽極線ドライブ回路は、第2の陽極線ド ライブ回路が実際に出力した発光駆動電流に基づいて、 その出力すべき発光駆動電流の電流量を制御する。よっ て、たとえ各1 C チップ (陽極線ドライブ回路として の) 間に特性のばらつきがあっても、各々から出力され る発光駆動電流の電流量は略同一になるので、ディスプ レイパネル上において均一な発光輝度が得られるように なるのである。

【0027】上述した公報に記載されている技術においては、ICチップで構成される第1陽極線ドライブ回路21から、他のICチップで構成される第2陽極線ドライブ回路22に基準電流を渡す際、カレントミラーを用いている。このため、カレントミラーで電流ばらつきが生じると、複数のICチップ間で、出力電流がばらついてしまう。すると、ディスプレイパネル上において均一な発光輝度が得られないという欠点がある。

【0028】本発明は上述した従来技術の欠点を解決するためになされたものであり、その目的はカレントミラーで発生する電流ばらつきを小さくすることができ、また複数のICチップ間での基準電流のばらつきをなくすことのできるディスプレイパネル駆動回路を提供することである。

#### [0029]

【課題を解決するための手段】本発明の請求項1による

ディスプレイパネル駆動回路は、複数のICチップに電流を供給し、この供給された電流によって前記複数のICチップから出力される駆動出力によってディスプレイパネルを駆動するディスプレイパネル駆動回路であって、前記複数のICチップそれぞれに対応して設けられ対応するICチップに駆動電流を出力する駆動電流供給手段と、前記ICチップと前記駆動電流供給手段との対応関係を所定周期で切り替えるスイッチング手段とを含むことを特徴とする。

【0030】本発明の請求項2によるディスプレイパネル駆動回路は、請求項1において、前記駆動電流供給手段に共通に設けられた基準電流源を更に含み、前記基準電流源と前記駆動電流供給手段とによって電流ミラー回路が構成されることを特徴とする。本発明の請求項3によるディスプレイパネル駆動回路は、請求項1又は2において、前記複数のICチップは3以上のICチップを含み、前記駆動電流供給源と前記ICチップとの対応関係が所定周期でローテーションされて切り替わることを特徴とする。

【0031】本発明の請求項4によるディスプレイパネル駆動回路は、請求項1乃至3のいずれか1項において、前記ディスプレイパネルは、前記ICチップから出力される駆動出力によってそれぞれ駆動される複数のエレクトロルミネッセンス素子によって構成されていることを特徴とする。要するに、複数のICチップと複数の駆動電流供給源との対応関係(電気的接続関係)を所定周期で切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができる。また複数のICチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られる。

# [0032]

【発明の実施の形態】次に、図面を参照して本発明の実施の形態について説明する。なお、以下の説明において参照する各図においては、他の図と同等部分に同一符号が付されている。図1は本発明によるディスプレイパネル駆動回路の実施の一形態における主要部分の構成を示す図である。同図には基準電流生成回路が示されている。本例においては、基準電流の供給先のICチップが2つである場合が示されている。

【0033】同図に示されているように、基準電流生成回路 20 は、電流源  $I_{org}$  と、この電流源  $I_{org}$  と共に基準電流源を構成するトランジスタ $Q_{20}$  と、電流源  $I_{org}$  及びトランジスタ $Q_{20}$  を共通の基準電流源とし、この基準電流源と共にカレントミラーを構成するトランジスタ $Q_{21}$  及び $Q_{22}$  とを含んで構成されている。トランジスタ $Q_{21}$  、 $Q_{22}$  からそれぞれ導出される電流  $I_{org}$  、 $I_{org}$  は、I C チップであるドライブ回路 21 、22 (図示せず)に与えられる。

【0034】さらに、基準電流生成回路20には、トラ

【0035】スイッチング回路SW1、SW2を切り替えて時分割制御を行うことにより、カレントミラーの元電流を実現する電流源  $I_{crit}$  と電流  $I_{ret1}$  とのばらつきの量は減少し、さらに電流  $I_{ret2}$  とが等しくなる。具体的には、カレントミラーの元電流  $I_{crit}$  とカレントミラーで生成した電流  $I_{crit}$  との電流ばらつき量を  $\Delta I_{ret}$ 、カレントミラーの元電流  $I_{crit}$  とカレントミラーで生成した電流  $I_{crit}$  との電流ばらつき量を  $\Delta I_{ret2}$  との電流ばらつき量を  $\Delta I_{ret2}$  との電流ばらつき量を  $\Delta I_{ret2}$  との電流ばらつき量を  $\Delta I_{ret2}$  との電流ばらつきも時分割されるため、ばらつきの平均は以下のようになる。

[0036]

ばらつきの平均=1/2 ×  $\int (\Delta I_1^2 + \Delta I_2^2)$  ここで、 $\Delta I_1$ 、 $\Delta I_2 = \Delta I$  とすれば、 ばらつきの平均= $1/\sqrt{2}$  ×  $\Delta I$  となり、カレントミラーで生成した電流  $I_{cml}$ 、 $I_{cml}$ の電流ばらつき量よりも小さくなる。

【0038】同図に示されているように、陰極線1,2,3…のオフとなるタイミングでスイッチング回路の切り替えを行うと、電流 I rent と電流 I rent との切り替えに伴うノイズを軽減できる。これにより、ディスプレイ画面のちらつき等の悪影響を避けることができ、良好な画像表示を実現できる。図3には、基準電流生成回路20と、第1の陽極線ドライブ回路21及び第2の陽極線ドライブ回路22との接続関係が示されている。同図を参照すると、上述したスイッチング回路SW1、SW2の切り替え動作によって出力される出力電流 I rent が第1の陽極線ドライブ回路21にカレントミラーの基準電流として入力され、出力電流 I rent が第2の陽極線ドライブ回路22にカレントミラーの基準電流として入力されている。

【0039】以上説明した基準電流生成回路20のスイッチング回路の出力電流 I pert と出力電流 I pert とが等しいので、それぞれ異なる I C チップで構成された第1の陽極線ドライブ回路21、第2の陽極線ドライブ回路22にそれぞれ供給される電流のばらつきを小さくすることができる。図4にはスイッチング回路SW1、SW2の構成例が示されている。同図において、スイッチング回路SW1、SW2は、共にMOS(Metal oxide Semiconductor)トランジスタ等によって構成されている。

【0040】同図に示されているスイッチング回路SW1、SW2は、それぞれ対応するICチップのチャネル番号Nから出力される電流が入力される2つのアナログスイッチ41及び42と、アナログスイッチ43及び44とを含んで構成されている。アナログスイッチ41、42、43及び44は、共に、ソース及びドレインを共通とするN型MOSトランジスタ及びP型MOSトランジスタによって構成されている。そして、これらN型MOSトランジスタ及びP型MOSトランジスタのゲートがスイッチング制御端子となり、互いに反転した信号によりオンオフが制御される。

【0041】また、同図においては、上記スイッチング 制御端子であるゲートにパルス201を反転して与える インバータINVとを含んで構成されている。なお、イ ンバータINVは、例えば周知のCMOS(Compl ementary Metal Oxide Semi conductor) インバータ回路で構成する。アナ ログスイッチ41のN型MOSトランジスタ、アナログ スイッチ42のP型MOSトランジスタ、アナログスイ ッチ43のP型MOSトランジスタ及びアナログスイッ チ44のN型MOSトランジスタにはパルス201がそ のまま入力されるのに対し、アナログスイッチ41のP 型MOSトランジスタ、アナログスイッチ42のN型M OSトランジスタ、アナログスイッチ43のN型MOS トランジスタ及びアナログスイッチ44のP型MOSト ランジスタには出力パルス201がインバータINVに よって論理反転されて入力される。このため、パルス2 01がハイレベルのときにアナログスイッチ41、44 がオン状態で、アナログスイッチ42、43がオフ状態 となる。一方、パルス201がローレベルのときにアナ ログスイッチ41、44がオフ状態で、アナログスイッ チ42、43がオン状態となる。

 ばらつきを小さくすることができる。

【0043】なお、本実施例では基準電流生成回路 20 を I C チップ 1 , I C チップ 2 の外部に設けた例を示したが、基準電流生成回路 20 を I C チップ 1 の内部に設けて、出力電流  $I_{\rm rel}$  を I C チップ 1 に供給し、出力電流  $I_{\rm rel}$  を I C チップ 1 に供給するようにしても良い。この場合、I C チップ 1 をマスター I C 、I C チップ 2 をスレーブ I C として、2 チップのみで構成可能になる

【0044】また、以上はICチップを2つ用いた場合について説明したが、より多くのICチップを用いた場合においても同様にICチップと駆動電流供給源との対応関係(電気的接続状態)を所定周期で切り替えることにより、ICチップ間の出力電流のばらつきを小ささくすることができる。例えば、複数のICチップに対して、複数の駆動電流源を用意し、ICチップと駆動電流源を用意し、ICチップと駆動電流源を用意し、ICチップと駆動電流源を開意し、とび手を高と、複数のICチップへの駆動電流は平均化され、ほぼ同レベルとすることができる。図2(b)は、3つのICチップに対して3つの駆動電流源を用意し、ローテーションしながら切り替えるタイミングを示すタイミングチャートである。

# [0045]

【発明の効果】以上説明したように本発明は、複数のICチップと複数の駆動電流供給源との対応関係を所定周期で切り替えることにより、カレントミラーで発生する電流ばらつきを小さくすることができるという効果がある。また複数のICチップ間での基準電流のばらつきをなくすことができるので、ディスプレイパネル上において均一な発光輝度が得られるという効果がある。

# 【図面の簡単な説明】

【図1】本発明によるディスプレイパネル駆動回路の主 要部分の構成を示す図である。

【図2】図1のディスプレイパネル駆動回路におけるス イッチング回路の切り替えタイミングを示すタイミング チャートである。

【図3】基準電流生成回路と陽極線ドライブ回路との接 続関係を示す図である。

【図4】スイッチング回路の構成例を示す図である。

【図5】EL素子の概略構成を示す図である。

【図6】E L素子の特性を電気的に示す等価回路を示す 図である。

【図7】複数のEL素子をマトリクス状に配列してなる ELディスプレイパネルを用いて画像表示を行うELディスプレイ装置の概略構成を示す図である。

【図8】画素データ及び走査線選択信号の供給タイミングを示す図である。

【図9】陽極線ドライブ回路を2つのICチップで構築 した場合を示す図である。

【図10】発光制御回路による画素データ、及び走査線 選択制御信号の供給タイミングを示す図である。

【図11】陽極線ドライブ回路の内部構成例を示す図である。


#### 【符号の説明】


- 1 発光制御回路
- 2 陽極線ドライブ回路
- 3 陰極線走査回路
- 10 ELDP
- 20 基準電流生成回路
- 21,22 陽極線ドライブ回路
- 30 陰極線走査回路
- 100 透明基板
- 101 透明電極
- 102 有機機能層
- 103 金属電極
- CC 駆動電流制御回路
- CO 制御電流出力回路
- I 電流源
- Q<sub>20</sub>, Q<sub>21</sub>, Q<sub>22</sub> トランジスタ
- SW1, SW2 スイッチング回路


【図1】


【図4】


【図6】













【図9】



【図11】



フロントページの続き

F ターム(参考) 3K007 AB02 AB17 BA06 DA01 DB03 EB00 GA04 5C080 AA06 BB05 DD03 EE28 JJ02 JJ03